工(gong)控(kong)(kong)電(dian)路板是指工(gong)業控(kong)(kong)制所專(zhuan)用的(de)或通用的(de)電(dian)路板，一(yi)般(ban)的(de)工(gong)控(kong)(kong)電(dian)路板底(di)層(ceng)的(de)電(dian)路都是做好(hao)了的(de)，預留有(you)IO，買了工(gong)控(kong)(kong)電(dian)路板后，在電(dian)路板上(shang)預留的(de)輸入輸出口接上(shang)用戶(hu)自己的(de)器件，比如電(dian)機，電(dian)磁閥，傳(chuan)感器從而完成(cheng)自己想要(yao)完成(cheng)的(de)功能 。

工控電路板的工作原理如下：

在電路板下(xia)面，是錯落有致(zhi)的電路布線;在上面，則為(wei)棱角(jiao)分明(ming)的各個(ge)核心部件：插槽、芯(xin)片、電阻、電容(rong)等(deng)。

當主(zhu)機(ji)加電時(shi)，電流會在瞬間(jian)通過CPU、南(nan)北橋芯片、內存插(cha)槽、AGP插(cha)槽、PCI插(cha)槽、IDE接(jie)口以及主(zhu)板邊緣的(de)(de)串口、并(bing)口、PS/2接(jie)口等。隨后，主(zhu)板會根據BIOS(基本(ben)輸入輸出系統(tong))來識別(bie)硬件，并(bing)進入操作(zuo)系統(tong)發揮(hui)出支撐(cheng)系統(tong)平臺工作(zuo)的(de)(de)功(gong)能。

工控主板的(de)(de)(de)特(te)點(dian)：將不同電(dian)壓的(de)(de)(de)用電(dian)器連接在(zai)(zai)一起，并(bing)提(ti)供(gong)相應的(de)(de)(de)電(dian)源;將不同功能(neng)的(de)(de)(de)用電(dian)器連接在(zai)(zai)一起，使(shi)它們相互傳遞(di)(di)信息(xi);接收外來數據(ju)，并(bing)給其它設備(bei)處理;將內部(bu)設備(bei)處理的(de)(de)(de)數據(ju)集中，并(bing)傳遞(di)(di)給外界;平衡電(dian)腦(nao)中的(de)(de)(de)數據(ju)、能(neng)源、速度、溫(wen)度、電(dian)流等。

然而在工控電路板設計過程中，有幾個常見的誤區：

誤區一：這板子的PCB設計要(yao)求不高，就用細一點(dian)的線，自動布(bu)吧

解讀：自動布(bu)線必然要(yao)占用更大的(de)(de)PCB面積，同時產生比(bi)手動布(bu)線多(duo)好多(duo)倍的(de)(de)過(guo)孔(kong)，在批量很大的(de)(de)產品中，PCB廠家降(jiang)價所考慮的(de)(de)因素(su)除了商(shang)務因素(su)外，就(jiu)(jiu)是(shi)線寬(kuan)和(he)過(guo)孔(kong)數量，它們分別影(ying)響到(dao)PCB的(de)(de)成品率和(he)鉆頭的(de)(de)消耗數量，節(jie)約了供應商(shang)的(de)(de)成本，也就(jiu)(jiu)給降(jiang)價找(zhao)到(dao)了理(li)由。

誤區二：這些總線信(xin)號都用電阻(zu)拉一下，感覺放心(xin)些。

解(jie)讀(du)：電路設計(ji)的14個誤區(qu)解(jie)讀(du)：信(xin)號需要上下拉的原(yuan)因很多，但也(ye)不是個(ge)個(ge)都要拉。上下(xia)拉電阻拉一(yi)個(ge)單純的(de)輸入信(xin)號(hao)，電流(liu)也(ye)就幾十(shi)微安以(yi)下(xia)，但拉一(yi)個(ge)被驅動了的(de)信(xin)號(hao)，其電流(liu)將(jiang)達(da)毫(hao)安級，現在的(de)系統常(chang)常(chang)是地(di)址數據各32位，可能還有244/245隔離后的(de)總線及其它信(xin)號(hao)，都上拉的(de)話，幾瓦的(de)功耗(hao)就耗(hao)在這些(xie)電阻上了。

誤(wu)區(qu)三：CPU和FPGA的(de)(de)這些不用的(de)(de)I/O口怎么處理呢?先讓它(ta)空(kong)著吧，以后再(zai)說。

解讀：不用的(de)I/O口如果懸空(kong)的(de)話(hua)，受外界的(de)一(yi)點點干擾(rao)就可(ke)能(neng)成為(wei)反復振蕩的(de)輸入信號了，而MOS器件的(de)功耗基本取(qu)決(jue)于門(men)電路(lu)的(de)翻轉次數。如果把它(ta)上拉(la)的(de)話(hua)，每(mei)個引腳也會有微安級的(de)電流，所以最(zui)好(hao)的(de)辦法是設成輸出(當(dang)然外面不能(neng)接其它(ta)有驅動的(de)信號)

現象四：這款FPGA還(huan)剩這么(me)多門用不完，可盡情發(fa)揮吧

解讀：FGPA的(de)功耗(hao)與被使用的(de)觸發器數量(liang)及其(qi)翻(fan)轉次(ci)數成正比，所以同一型號的(de)FPGA在(zai)不同電路不同時刻的(de)功耗(hao)可(ke)能相差100倍。盡量(liang)減(jian)少(shao)高速翻(fan)轉的(de)觸發器數量(liang)是降(jiang)低FPGA功耗(hao)的(de)根本方法。

誤區(qu)五：這(zhe)些小芯片(pian)的功耗都很(hen)低(di)，不用考慮(lv)

解讀：對于內(nei)部不(bu)太(tai)復雜的(de)(de)芯片功(gong)(gong)耗(hao)是很難確(que)定的(de)(de)，它主(zhu)要由引腳(jiao)上的(de)(de)電(dian)流確(que)定，一個ABT16244，沒有負(fu)(fu)載(zai)的(de)(de)話耗(hao)電(dian)大概不(bu)到(dao)1毫(hao)安，但它的(de)(de)指標是每個腳(jiao)可驅動60毫(hao)安的(de)(de)負(fu)(fu)載(zai)(如匹(pi)配幾十歐姆的(de)(de)電(dian)阻)，即(ji)滿負(fu)(fu)荷的(de)(de)功(gong)(gong)耗(hao)最大可達60*16=960mA，當然只(zhi)是電(dian)源電(dian)流這(zhe)么大，熱(re)量都落到(dao)負(fu)(fu)載(zai)身上了。

誤區六：存(cun)儲器有(you)這么多控制信號，我這塊板子只(zhi)需要用OE和WE信號就可以了，片選就接(jie)地吧，這樣讀操(cao)作時(shi)數據出來得快(kuai)多了。

解讀：大(da)部(bu)分存儲(chu)器的功耗在(zai)片選(xuan)有(you)效時(不論(lun)OE和WE如(ru)何)將比片選(xuan)無效時大(da)100倍以上，所以應盡可能使用CS來控(kong)制芯片，并且在(zai)滿(man)足其它要(yao)求的情(qing)況下盡可能縮短片選(xuan)脈(mo)沖的寬度。

解(jie)讀：硬件(jian)只是搭個舞(wu)臺，唱(chang)戲的(de)(de)卻是軟件(jian)，總線上(shang)幾(ji)乎每一(yi)個芯片的(de)(de)訪(fang)問、每一(yi)個信號的(de)(de)翻(fan)轉差不多都由軟件(jian)控(kong)制的(de)(de)，如果軟件(jian)能減少外存(cun)的(de)(de)訪(fang)問次數(多使用寄存(cun)器變(bian)量、多使用內部CACHE等)、及時響應中斷(duan)(中斷(duan)往(wang)往(wang)是低(di)電平有效(xiao)并帶(dai)有上(shang)拉電阻)及其(qi)它爭對具體單板(ban)的(de)(de)特定措施都將對降低(di)功耗作出(chu)很大的(de)(de)貢(gong)獻。